UnivIS Informationssystem der Friedrich-Alexander-Universität Erlangen-Nürnberg - Semester: WS 2005/2006
  Config

 ---

Hardware-Software-Co-Design

Design and Implementation of Signal Processing Software [DISPS]

KO; Blockveranstaltung 15.12.2005-22.12.2005 Mo-Fr, Sa, So, 14:00 - 15:30, 205
WPF CE-MA 5
WPF EEI-DH 5
WPF INF-DH-HSCD 5
WPF IuK-DH 5
Bhattacharyya, S.

Exercise for Design and Implementation of Signal Processing Software [UE-DISPS]

UE; Blockveranstaltung 15.12.2005-22.12.2005 Mo-Fr, Sa, So, 15:30 - 17:00, 205
  Bhattacharyya, S.

Eingebettete Systeme [ES]

VORL; 2 SWS; ECTS: 4; auch für Computational Engineering; Di, 8:30 - 10:00, K1, (außer Di 15.11.2005); 8:30 - 10:00, Raum n.V.; Einzeltermin am 15.11.2005, 8:30 - 10:00, 2.038
WPF CE-BA-INF 5
WPF INF-DH-HSCD 5
WPF IuK-DH-ES-INF1 5-6
WPF IuK-DH-REA-INF1 5-6
WPF IuK-DH-VSPS-INF2 5-6
Hannig, F.
Streichert, Th.

Übung zu Eingebettete Systeme [UE-ES]

UE; 2 SWS; ECTS: 4; auch für Computational Engineering
WPF CE-BA-INF 5
WPF INF-DH-HSCD 5
 
    Di16:00 - 18:002.038  Streichert, Th.
    Mi16:00 - 18:0000.151  Dutta, H.

Ereignisgesteuerte Systeme [EGS]

VORL; 2 SWS; ECTS: 4; auch für Computational Engineering und I&K; Do, 14:00 - 16:00, H4
WPF INF-DH-HSCD 5-7
PF IuK-DG 3
Wanka, R.
Haubelt, Ch.

Übung zu Ereignisgesteuerte Systeme [UE-EGS]

UE; 2 SWS; ECTS: 4; auch für Computational Engineering und I&K
WPF INF-DH-HSCD 5-7
WPF IuK-DG 3
 
    Di8:00 - 10:0000.151  Helwig, S.
    Di8:30 - 10:00E 1.12  Schlichter, Th.
    Fr14:00 - 16:002.038  Schlichter, Th.
Helwig, S.

Reconfigurable Computing [RC]

VORL; 2 SWS; ECTS: 4; Informatik/Elektrotechnik/Mathematik/Computational Engineering; Mi, 14:00 - 16:00, 00.151
WPF INF-DH-HSCD 5-7
WPF IuK-DH-ES-INF2 5-7
WPF IuK-DH-REA-INF1 5-7
Teich, J.
Majer, M.

Exercises to Reconfigurable Computing [UE-RC]

UE; Mo, 16:00 - 18:00, 00.152
WPF INF-DH-HSCD 5-7 Majer, M.

Praktikum zu Reconfigurable Computing [PR-RC]

PR; Mo, 16:30 - 18:00, 204
  Majer, M.

 ---