Modellierung und Simulation von Schaltungen und Systemen / Hardware-Beschreibungssprache VHDL (MOSIM+VHDL)5 ECTS

Lehrveranstaltungen:

• • Modellierung und Simulation von Schaltungen und Systemen (WS 2013/2014)
    (Vorlesung, 2 SWS, Klaus Helmreich, Mo, 10:15 - 11:45, 0.111; Cauerstraße 6)
  • Modellierung und Simulation von Schaltungen und Systemen Übung (WS 2013/2014 - optional)
    (Übung, 2 SWS, Klaus Helmreich, Do, 16:15 - 17:45, 0.157-115)
  • Hardware-Beschreibungssprache VHDL (WS 2013/2014)
    (Vorlesung mit Übung, 2 SWS, Jürgen Frickel et al., Do, 10:15 - 11:45, S1 LIKE, P1 LIKE; Einzeltermine am 7.11.2013, 28.11.2013, 19.12.2013, 23.1.2014, 30.1.2014, 8:30 - 10:00, P1 LIKE; LIKE, Am Wolfsmantel 33, Tennenlohe (3. OG im FhG-Gebäude); die Einzeltermine sind nur für die Übungsgruppe B, genauen Zeitplan erfragen.)
  • Hardware-Beschreibungssprache VHDL (SS 2014)
    (Vorlesung mit Übung, 2 SWS, Jürgen Frickel et al., Do, 10:15 - 11:45, S1 LIKE, P1 LIKE; Einzeltermin am 5.6.2014, 8:30 - 14:00, P1 LIKE; LIKE, Am Wolfsmantel 33, Tennenlohe (3. OG im FhG-Gebäude))

Inhalt:

Hardware-Beschreibungssprache VHDL:
Betreuter Multimedia-Kurs über die Syntax und die Anwendung der Hardware-Beschreibungssprache VHDL (Very High Speed Integrated Circuit Hardware Description Language) nach dem Sprachstandard IEEE 1076-1987 und 1076-1993

• Konzepte und Konstrukte der Sprache VHDL

• Beschreibung auf Verhaltensebene und RT-Ebene

• Simulation und Synthese auf der Gatterlogik-Ebene

• Verwendung professioneller Software-Tools
  

• Vorlesung mit integrierten Übungsbeispielen

• Übungs-Betreuung in deutsch oder englisch

• Kursmaterial englisch-sprachig

Zielgruppe sind Hörer aller Fachrichtungen, die sich mit dem Entwurf und der Simulation digitaler Systeme und Schaltungen beschäftigen wollen.

Bemerkung:

Hardware-Beschreibungssprache VHDL: Anmeldung über Mein Campus

Weitere Informationen:

Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:
Das Modul ist im Kontext der folgenden Studienfächer/Vertiefungsrichtungen verwendbar:

1. Wirtschaftsingenieurwesen (Bachelor of Science)
   (Po-Vers. 2007 | PO-Version 2007 | Bachelorprüfung | 1.-2. Ingenieurwissenschaftliches Wahlpflichtmodul in der Studienrichtung Informations- und Kommunikationssysteme | Modellierung und Simulation von Schaltungen und Systemen / Hardware-Beschreibungssprache VHDL)
2. Wirtschaftsingenieurwesen (Bachelor of Science): 4-5. Semester
   (Po-Vers. 2008 | Studienrichtung Informations- und Kommunikationssysteme | weiterer Bachelorprüfungen | Ingenieurwissenschaftlicher Bereich | Wahlbereich | 1.-2. Ingenieurwissenschaftliches Wahlpflichtmodul | Modellierung und Simulation von Schaltungen und Systemen / Hardware-Beschreibungssprache VHDL)
3. Wirtschaftsingenieurwesen (Bachelor of Science): 4-5. Semester
   (Po-Vers. 2009 | Studienrichtung Informations- und Kommunikationssysteme | weiterer Bachelorprüfungen | Ingenieurwissenschaftlicher Bereich | Wahlbereich | 1.-2. Ingenieurwissenschaftliches Wahlpflichtmodul | Modellierung und Simulation von Schaltungen und Systemen / Hardware-Beschreibungssprache VHDL)
4. Wirtschaftsingenieurwesen (Master of Science): 1-2. Semester
   (Po-Vers. 2009 | Ingenieurwissenschaftliche Studienrichtungen | Studienrichtung Informations- und Kommunikationssysteme | Wahlpflicht- und Vertiefungsmodul Modulgruppe 6 | Wahlpflichtmodul Modulgruppe 6 | Modellierung und Simulation von Schaltungen und Systemen / Hardware-Beschreibungssprache VHDL)
5. Wirtschaftsingenieurwesen (Master of Science): 1-2. Semester
   (Po-Vers. 2009 | Ingenieurwissenschaftliche Studienrichtungen | Studienrichtung Informations- und Kommunikationssysteme | 2.+3. Wahlpflichtmodul | Modellierung und Simulation von Schaltungen und Systemen / Hardware-Beschreibungssprache VHDL)

Studien-/Prüfungsleistungen:

Modellierung und Simulation von Schaltungen und Systemen (Prüfungsnummer: 39121)

Prüfungsleistung, Klausur, Dauer (in Minuten): 90, benotet

Anteil an der Berechnung der Modulnote: 50.0 %

Erstablegung: WS 2013/2014, 1. Wdh.: SS 2014

1. Prüfer:

Klaus Helmreich

Hardware-Beschreibungssprache VHDL (Prüfungsnummer: 67501)

Prüfungsleistung, Klausur, Dauer (in Minuten): 90, benotet

Anteil an der Berechnung der Modulnote: 50.0 %

Erstablegung: WS 2013/2014, 1. Wdh.: SS 2014

1. Prüfer:

Albert Heuberger

Termin: 10.02.2014, 10:30 Uhr, Ort: K 1 TechF
Termin: 14.07.2014, 08:00 Uhr, Ort: H 10 TechF