Halbleitertechnik II – CMOS-Technik (HL II - CMOS)5 ECTS
(englische Bezeichnung: CMOS Technology)

Lehrveranstaltungen:

• • Halbleitertechnik II – CMOS-Technik
    (Vorlesung, 2 SWS, Jörg Schulze, Mo, 08:15 - 09:45, 0.111)
  • Übung zu Halbleitertechnik II - CMOS-Technik
    (Übung, 2 SWS, Jörg Schulze, Mi, 12:15 - 13:45, 0.111)

Inhalt:

• Dimensionierung eines Langkanal-MOSFETs

• Ideales und reales Verhalten eines Langkanal-MOSFETs

• Mooresches Gesetz unf ITRSRoadmap

• Skalierung eines MOSFETs und Kurzkanaleffekte: Vom Langkanal- zum Kurzkanal-MOSFET

• Strategien zur Minimierung von Kurzkanal-Effekten; Moderne CMOS-Prozesse

Lernziele und Kompetenzen:

Die Studierenden besitzen die Kenntnis und das Verständnis des Aufbaus und des Verhaltens eines idealen und eines realen Langkanal-MOSFETs und haben ein umfassendes Verständnis von den sogenannten Kurzkanaleffekten in Kurzkanal-MOSFETs bzw. in Nano-MOSFETs. Darüber hinaus kennen sie technologische Strategien zur Minimierung der Kurzkanaleffekte und kennen die prinzipiellen Herstellungsprozessabläufe moderner CMOS-Prozesse. Außerdem besitzen die Studierenden die Kenntnis und das Verständnis des ITRS-Konzeptes der Halbleiterindustrie und der Notwendigkeit einer „Post-CMOS-Ära".

Literatur:

• Schulze: Konzepte Silizium-basierter MOS-Bauelemente, Springer, 2005

• Deleonibus (Ed.): Electronic Device Architectures for the Nano-CMOS

Era, World Scientific, 2008

Studien-/Prüfungsleistungen:

Halbleitertechnik II - CMOS-Technik (HL II) (Prüfungsnummer: 25221)

Prüfungsleistung, Klausur, Dauer (in Minuten): 90, benotet, 5 ECTS

Anteil an der Berechnung der Modulnote: 100.0 %

Prüfungssprache: Deutsch

Erstablegung: WS 2022/2023, 1. Wdh.: SS 2023

1. Prüfer:

Jörg Schulze